RepositoryScalaUSUnited States
ucb-bar

ucb-bar/chipyard

An Agile RISC-V SoC Design Framework with in-order cores, out-of-order cores, accelerators, and more

2.4kstars
932forks
155issues
1views

Thành tựu nổi bật

Những danh hiệu mới nhất của dự án

1
TINIX TRENDING·Chủ đề: risc-v

#1 Repository Của Tuần

1
TINIX TRENDING·Chủ đề: rtl

#1 Repository Của Tuần

1
TINIX TRENDING·Chủ đề: chipyard

#1 Repository Của Tuần

🚀 Chipyard: Khung phát triển SoC RISC-V nhanh chóng và linh hoạt

Chipyard cung cấp môi trường tích hợp để thiết kế, mô phỏng và triển khai các hệ thống SoC dựa trên Chisel và Rocket Chip.

Chipyard là một khung phần mềm mã nguồn mở do nhóm nghiên cứu Kiến trúc Berkeley (UCB) phát triển, giúp người dùng xây dựng nhanh các thiết kế SoC dựa trên ngôn ngữ mô tả phần cứng Chisel. Dự án tích hợp nhiều thành phần như lõi xử lý Rocket Chip, BOOM, CVA6, bộ nhớ vector Saturn/Ara, cùng các bộ tăng tốc như Gemmini và NVDLA. Chipyard hỗ trợ nhiều luồng phát triển mềm như mô phỏng RTL bằng phần mềm, mô phỏng tăng tốc FPGA thông qua FireSim, cũng như các luồng VLSI tự động hóa bằng Hammer.

✨ Điểm nổi bật

  • Hỗ trợ nhiều lõi xử lý: Rocket Chip, BOOM, CVA6 (Ariane)
  • Bộ nhớ vector: Saturn, Ara
  • Bộ tăng tốc tích hợp: Gemmini, NVDLA
  • Mô phỏng đa dạng: RTL simulation, FPGA-accelerated simulation (FireSim)
  • Tích hợp công cụ VLSI: Hỗ trợ luồng thiết kế Hành bản (Hammer)
  • Tạo công cụ phần mềm: Hỗ trợ sinh tải nguyên liệu phần mềm cho hệ thống bare-metal và Linux
  • Phát triển linh hoạt: Hỗ trợ phát triển phần mềm và phần cứng đồng thời

💡 Vì sao đáng chú ý

Chipyard khác biệt từ các khuôn khổ khác nhờ sự tích hợp sâu rộng giữa các thành phần phần cứng và phần mềm. Thay vì chỉ là một bộ tạo RTL, Chipyard cung cấp toàn bộ pipeline phát triển từ thiết kế RTL đến mô phỏng và triển khai VLSI. Điều này giúp giảm đáng kể thời gian phát triển SoC tùy chỉnh, đặc biệt hữu ích cho nghiên cứu học thuật và phát triển prototype.


#RISC-V #Chisel #SoC #RocketChip #OpenSource #TiniX

Similar Projects

Discover other similar projects and AI models.

RepositoryScala
riscv-boom/riscv-boom

SonicBOOM: The Berkeley Out-of-Order Machine

2.3k
Oct 8, 2026
RepositoryScala
chipsalliance/chisel

Chisel: A Modern Hardware Design Language

4.8k
Oct 23, 2026
RepositoryScala
firesim/firesim

FireSim: Fast and Effortless FPGA-accelerated Hardware Simulation with On-Prem and Cloud Flexibility

1.1k
Oct 22, 2026
RepositorySystemVerilog
chipsalliance/Cores-VeeR-EH1

VeeR EH1 core

971
Jul 16, 2026
RepositoryScala
OpenXiangShan/XiangShan

Open-source high-performance RISC-V processor

7.4k
Oct 26, 2026
RepositoryScala
ucsc-vama/essent

high-performance RTL simulator

196
Aug 4, 2026
RepositoryScala
SpinalHDL/SaxonSoc

SoC based on VexRiscv and ICE40 UP5K

166
Mar 16, 2025
RepositoryRust
misprit7/computerraria

A fully compliant RISC-V computer made inside the game Terraria

3.9k
Aug 3, 2026
RepositoryAssembly
SpinalHDL/VexRiscv

A FPGA friendly 32 bit RISC-V CPU implementation

3.3k
Oct 13, 2026