SpinalHDL/SaxonSoc

🧠 SaxonSoc: SoC RISC-V mã nguồn mở chạy Linux trên FPGA

Một thí nghiệm đa tầng: bus BMB, sinh số liệu RTL, và Linux chạy trên VexRiscv.

SaxonSoc là một dự án SoC (System-on-Chip) mã nguồn mở dựa trên VexRiscv và SpinalHDL, nhằm thử nghiệm đồng thời nhiều khái niệm: bus BMB (Banana Memory Bus), phương pháp mô tả phần cứng dựa trên generator và dependency, cùng với Linux và U-Boot chạy trên VexRiscv.

✨ Điểm nổi bật

• Bus BMB: Thiết kế linh hoạt hỗ trợ cả cached và cacheless SoC mà không tạo ra overhead.
• Generator-based RTL: Sử dụng SpinalHDL để sinh tự động RTL từ các module Scala, giảm đau đầu khi quản lý toplevel.
• Linux + U-Boot: Hỗ trợ chạy hệ điều hành Linux và bootloader U-Boot trên VexRiscv.
• Hỗ trợ nhiều bo mạch: ULX3S (ECP5), Arty-A7 (Artix 7), Efinix Xyloni.
• Cấu trúc rõ ràng: Tách rõ phần cứng (hardware/scala), phần mềm (software/standalone), và BSP (bsp).
• Đóng gói độc lập: Xuất ra JAR không phụ thuộc bên ngoài bằng sbt clean assembly.

💡 Vì sao đáng chú ý

SaxonSoc khác biệt ở sự kết hợp giữa một bus mới (BMB) được thiết kế lại từ đầu để tối ưu cho FPGA, cùng với một workflow phần cứng-toàn-diện dựa trên SpinalHDL. Thay vì dùng các chuẩn bus như AXI4 hay Wishbone — dù mạnh nhưng có overhead — BMB tập trung vào sự linh hoạt và hiệu năng thấp, đồng thời hỗ trợ out-of-order completion để tối ưu interconnect.

Phù hợp với các nhà phát triển muốn khám phá hoặc xây dựng SoC RISC-V tùy chỉnh trên FPGA, đặc biệt là những người quan tâm đến kiến trúc phần cứng có khả năng mở rộng và khả năng chạy Linux.

#SaxonSoc #RISC-V #SpinalHDL #OpenSource #FPGA #TiniX